Các công cụ tự động hóa thiết kế điện tử đang bước sang một giai đoạn mới: thay vì chỉ gợi ý mã hoặc trả lời câu hỏi, tác nhân AI được giao cả chuỗi công việc kéo dài, từ lập kế hoạch, gọi bộ mô phỏng đến kiểm tra kết quả. Tại hội nghị DAC 2026, NVIDIA, Siemens và Synopsys đồng loạt giới thiệu những quy trình như vậy cho thiết kế và xác minh chip.

Điểm mới không nằm ở một chatbot cho kỹ sư

Trong thông báo ngày 26/7, NVIDIA cho biết bộ Agent Toolkit của hãng được mở rộng với PhysicsNeMo và các thư viện CUDA-X. Mục tiêu là giúp tác nhân AI sử dụng mô hình vật lý, dữ liệu kỹ thuật và phần mềm chuyên ngành trong cùng một quy trình. Hãng nêu Cadence, Siemens và Synopsys trong nhóm đối tác đang áp dụng cách tiếp cận này cho thiết kế chip, xác minh và đóng gói bán dẫn. Thông báo của NVIDIA.

Khác với trợ lý hội thoại, một tác nhân kỹ thuật có thể chia mục tiêu lớn thành nhiều bước, tự chọn công cụ, chạy thử nghiệm và tiếp tục dựa trên kết quả thu được. Điều quan trọng là đầu ra không chỉ được mô hình ngôn ngữ tự đánh giá. Các bước then chốt vẫn phải đi qua bộ giải, trình mô phỏng hoặc công cụ EDA có tính xác định.

“Tự kiểm chứng” thực chất là một vòng lặp công cụ

Siemens mô tả Fuse EDA AI Agent là một hệ thống liên tục đối chiếu quyết định của tác nhân với các công cụ EDA dựa trên vật lý. Hệ thống kết hợp các thành phần như NVIDIA NeMo Gym, OpenShell, Nemotron và CUDA-X, đồng thời cho phép tác nhân làm việc với phần mềm thiết kế chip của Siemens. Thông báo của Siemens.

Vì vậy, cụm từ “tự kiểm chứng” nên được hiểu thận trọng: tác nhân tạo phương án, gọi công cụ kỹ thuật để đo hoặc mô phỏng, đọc kết quả rồi điều chỉnh phương án. Nó không đồng nghĩa với việc mô hình có thể tự tuyên bố một thiết kế đã an toàn hay sẵn sàng sản xuất.

Siemens cho biết một số quy trình đặc tính hóa thư viện có thể rút ngắn thời gian xử lý hơn 10 lần, đồng thời giảm đáng kể chi phí token. Đây là số liệu do doanh nghiệp công bố trong môi trường của họ; hiệu quả thực tế còn phụ thuộc thiết kế, bộ dữ liệu, hạ tầng tính toán và cách doanh nghiệp tích hợp quy trình.

Synopsys nhắm tới các tác vụ xác minh kéo dài

Synopsys giới thiệu các quy trình tự động từ silicon đến hệ thống, trong đó có tác nhân xác minh thiết kế có thể vận hành lâu dài. Công ty cho biết giải pháp đã giúp một số khách hàng rút ngắn thời gian tới RTL được xác minh tới 50 lần và tăng thêm 20% độ bao phủ. Các con số này cũng là kết quả do nhà cung cấp báo cáo, chưa phải một chuẩn đánh giá độc lập áp dụng cho mọi dự án. Thông báo của Synopsys.

Synopsys dự kiến đưa những khả năng mới ra thị trường trong nửa cuối năm 2026. Nếu triển khai đúng như mô tả, tác nhân có thể nhận một mục tiêu xác minh, lựa chọn phép thử, phân tích lỗi và tiếp tục chạy các bước tiếp theo mà không cần kỹ sư điều khiển từng lệnh.

Vì sao đây là thay đổi đáng chú ý?

Thiết kế chip là lĩnh vực có không gian phương án rất lớn, vòng lặp mô phỏng tốn thời gian và yêu cầu độ chính xác cao. Khả năng tự động hóa chuỗi thao tác lặp lại có thể giúp kỹ sư dành nhiều thời gian hơn cho kiến trúc, đánh đổi công suất–hiệu năng–diện tích và các quyết định đòi hỏi kinh nghiệm.

  • Tốc độ: tác nhân có thể chạy liên tục và phối hợp nhiều công cụ thay cho thao tác thủ công nối tiếp.
  • Khả năng truy vết: mỗi quyết định cần gắn với kết quả từ công cụ kỹ thuật, giúp nhóm thiết kế kiểm tra lại quy trình.
  • Mở rộng chuyên môn: nhóm nhỏ có thể tiếp cận quy trình phức tạp hơn nếu tác nhân giúp cấu hình và vận hành công cụ đúng cách.
  • Rủi ro mới: quyền truy cập dữ liệu thiết kế, chi phí tính toán, lỗi lan truyền giữa các bước và sự phụ thuộc vào nền tảng cần được quản trị rõ ràng.

Tác động với hệ sinh thái bán dẫn Việt Nam

Với các doanh nghiệp và trung tâm đào tạo tại Việt Nam, tác nhân EDA có thể giảm phần việc cơ học trong xác minh, một nút thắt thường chiếm nhiều thời gian của dự án chip. Tuy nhiên, giá trị lớn nhất sẽ đến khi đội ngũ hiểu cả thiết kế lẫn cách kiểm soát tác nhân: xác định tiêu chí dừng, lưu vết thử nghiệm, bảo vệ tài sản trí tuệ và yêu cầu con người phê duyệt trước các mốc quan trọng.

Xu hướng tại DAC 2026 cho thấy AI trong kỹ thuật đang dịch chuyển từ lớp giao diện sang lớp điều phối quy trình. Bước tiến này có tiềm năng đáng kể, nhưng thước đo cuối cùng vẫn là kết quả kỹ thuật có thể tái lập, chi phí vận hành và mức độ tin cậy trong dự án thực tế.

Nguồn tham khảo